• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    一種輸出級的結構，其結構包括第一電極、第二電極、第三電極、多個第一輔助電極、多個第二輔助電極、多個第三輔助電極、多個第四輔助電極、第一開關單元及第二開關單元。其中，多個第一電流流經導通的第一開關單元且第一電流在導通的第一開關單元中的第一流動方向是由第一電極到第二電極。多個第二電流流經導通的第二開關單元且第二電流在導通的第二開關單元中的第二流動方向是由第二電極到第三電極。
    公开号:TW201320280A
    申请号:TW101128089
    申请日:2012-08-03
    公开日:2013-05-16
    发明作者:Wei-Kai Tseng
    申请人:Himax Tech Ltd；
    IPC主号:H01L29-00
    专利说明:
    輸出級的結構
    本發明是有關於一種輸出級的結構，且特別是有關於一種可提高其輸出電流以增強驅動能力的輸出級的結構。
    現今運算放大器(operational amplifier)被普遍應用在各式各樣的電路上，例如運算放大器(operational amplifier)運用在放大訊號、或是電容性負載之驅動電路、或是作為回饋電路(feedback circuit)、或其他等等(or etc)。因此，運算放大器(operational amplifier)通常具有高輸入阻抗、高迴路增益、低輸出阻抗、低共模增益及高增益頻寬的特性而可應用在各式各樣的電路上。要注意的是，對於運算放大器而言，操作於高電流條件下即具有高驅動力。
    運算放大器的驅動能力可藉由增加運算放大器的輸出級(output stage)寬度來提升。除此之外，儘管運算放大器的輸出級(output stage)通常受到保護而限制其輸出級的電流，例如：過電流保護(over current protect,OCP)及過溫度保護(over temperature protect,OTP)。並且，上述之保護電路有時會失效，因此，最佳化運算放大器在高電流條件下仍具有其必要性。
    本發明提出一種輸出級結構，可提高其電流以增加輸出級的驅動能力。
    本發明提供一種輸出級的結構，包括第一電極、第二電極、第三電極、多個第一輔助電極、多個第二輔助電極、多個第三輔助電極、多個第四輔助電極、第一開關單元及第二開關單元。這些第一輔助電極配置於第一電極及第二電極之間，並且連接第一電極，其中這些第一輔助電極每一個的寬度反比於其與第一電極的距離。這些第二輔助電極配置於第一電極及第二電極之間，並且連接第二電極，其中這些第二輔助電極每一個的寬度反比於其與第二電極的距離。這些第三輔助電極配置於第二電極及第三電極之間，並且連接第二電極，其中這些第三輔助電極每一個的寬度反比於其與第二電極的距離。這些第四輔助電極配置於第二電極及第三電極之間，並且連接第三電極，其中這些第四輔助電極每一個的寬度反比於其與第三電極的距離。這些第一輔助電極及這些第二輔助電極分別透過導通的第一開關單元而彼此電性連接，同時，多個第一電流流經導通的開關單元而第一電流在導通的第一開關單元中的第一流動方向是由第一電極到第二電極。這些第三輔助電極及這些第四輔助電極分別透過導通的第二開關單元而彼此電性連接，同時，多個第二電流流經導通的開關單元而第二電流在導通的第二開關單元的第二流動方向是由第二電極到第三電極。
    在本發明之一實施例中，第一輔助電極、第二輔助電極、第三輔助電極及第四輔助電極的形狀分別為一梯形。
    在本發明之一實施例中，第一電極、第二電極及第三電極依序配置於電源端與接地端之間。
    在本發明之一實施例中，第一電極電性連接電源端，第二電極電性連接一輸出端，第三電極電性連接接地端。
    在本發明之一實施例中，第一開關單元包括至少一PMOS型電晶體。
    在本發明之一實施例中，每一個PMOS型電晶體包括多個第一源極及多個第一汲極，並且這些第一源極及這些第一汲極從第一電極延伸至第二電極。
    在本發明之一實施例中，這些第一源極及這些第一汲極交錯排列。
    在本發明之一實施例中，第二開關單元包括至少一NMOS型電晶體。
    在本發明之一實施例中，每一個NMOS型電晶體包括多個第二源極及多個第二汲極，而這些第二源極及這些第二汲極從第二電極延伸至第三電極。
    在本發明之一實施例中，這些第二源極及這些第二汲極交錯排列。
    在本發明之一實施例中，第一電極、該第二電極及第三電極分別為頂金屬層。
    基於上述，第一電極及第二電極分別透過導通的第一開關單元而彼此電性連接，且第二電極及第三電極分別透過導通的第二開關單元而彼此電性連接。在導通的第一開關單元中，第一電流的第一流動方向是由第一電極到第二電極。在導通的第二開關單元中，第二電流的第二流動方向是由第二電極到第三電極。如此一來，輸出級的驅動能力可被最佳化。
    為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
    現將詳細參考本發明之幾個示範性實施例，在附圖中說明所述幾個示範性實施例之實例。凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。
    圖1A是依據本發明一實施例的輸出級的結構示意圖。參照圖1A，在本實施例中，輸出級100包括第一電極110、第二電極120、第三電極130、多個第一輔助電極140、多個第二輔助電極150、多個第三輔助電極160、多個第四輔助電極170、第一開關單元SW1及第二開關單元SW2。第一電極110、第二電極120及第三電極130在此為依序平行配置於電源端TP與接地端TG之間。第一電極110電性連接電源端TP，第二電極120電性連接輸出端TO，以及第三電極130電性連接至接地端TG。其中，電源端TP、輸出端TO及接地端TG可以為晶片的電源端、輸出端及接地端。
    詳細地說，第一輔助電極140及第二輔助電極150配置於第一電極110及第二電極120之間。第一輔助電極140連接第一電極110，第二輔助電極150連接第二電極120，而第一輔助電極140非直接連接至第二輔助電極150。在此，每一第一輔助電極140的寬度W1反比於其與第一電極110的距離，亦即離第一電極110越近，第一輔助電極140的寬度W1越寬，離第一電極110越遠第一輔助電極140的寬度W1越窄；每一第二輔助電極150的寬度W2反比於其與第二電極120的距離，亦即離第二電極120越近，第二輔助電極150的寬度W2越寬，離第二電極120越遠，第二輔助電極150的寬度W2越窄。在本實施例中，第一輔助電極140及第二輔助電極150的形狀是梯形，但本發明的其他實施例則不限於此。
    第三輔助電極160及第四輔助電極170配置於第二電極120及第三電極130之間，第三輔助電極160連接第二電極120，第四輔助電極170連接第三電極130，而第三輔助電極160非直接連接至第四輔助電極170。在此，每一第三輔助電極160的寬度W3反比於其與第二電極120的距離，亦即離第二電極120越近，第三輔助電極160的寬度W3越寬，離第二電極120越遠，第三輔助電極160的寬度W3越窄。並且，每一第四輔助電極170的寬度W4反比於其與第三電極130的距離，亦即離第三電極130越近，第四輔助電極170的寬度W4越寬，離第三電極130越遠，第四輔助電極170的寬度W4越窄。在本實施例中，第三輔助電極160及第四輔助電極170的形狀是梯形，但本發明的其他實施例則不限於此。
    第一開關單元SW1設置為重疊於第一電極110及第二電極120，第二開關單元SW2設置為重疊於第二電極120及第三電極130。當第一開關單元SW1導通時，第一電極110及第一輔助電極140的多個電流(例如，電流Ia)透過導通的第一開關單元SW1傳輸到第二電極120及第二輔助電極150。同樣地，當第二開關單元SW2導通時，第二電極120及第三輔助電極160的多個電流(例如，電流Ib)透過導通的第二開關單元SW2傳輸到第三電極130及第四輔助電極170。
    在本實施例中，開關單元SW1及SW2分別包括一第一電晶體T1及一第二電晶體T2。在另一實施例中，開關單元SW1及SW2可分別包括多個第一電晶體T1及多個第二電晶體T2。並且，第一電晶體T1的設置區域為覆蓋所有第一輔助電極140及所有第二輔助電極150，而第二電晶體T2的設置區域覆蓋所有第三輔助電極160及所有第四輔助電極170。第一電晶體T1為例如PMOS型電晶體，而第二電晶體T2為例如NMOS型電晶體。
    第一電晶體T1包括多個第一源極S1、第一汲極D1及通道層P1。此外，第一源極S1、第一汲極D1及通道層P1是由第一電極110延伸至第二電極120，亦即每一個第一源極S1、第一汲極D1及通道層P1的設置方向是從第一電極110至第二電極120。同樣地，第二電晶體T2包括多個第二源極S2、第二汲極D2及通道層P2。此外，第二源極S2、第二汲極D2及通道層P2是由第二電極120延伸至第三電極130，亦即每一個第一源極S1、第一汲極D1及通道層P1的設置方向是從第一電極110至第二電極120。除此之外，第一源極S1及第一汲極D1沿著圖1A所示水平方向交錯排列，而第二源極S2及第二汲極D2沿著圖1A所示水平方向交錯排列。
    換句話說，第一電晶體T1的第一源極S1、第一汲極D1及通道層P1在第一電極110及第二電極120之間形成矩形，然後，每一第一源極S1、第一汲極D1及通道層P1的一端設置為重疊於第一電極110，而每一第一源極S1、第一汲極D1及通道層P1的另一端設置為重疊於第二電極120。同樣地，第二電晶體T2的第二源極S2、第二汲極D2及通道層P2在第二電極120及第三電極130之間形成矩形，並且每一第二源極S2、第二汲極D2及通道層P2的一端設置為重疊於第二電極120，而每一第二源極S2、第二汲極D2及通道層P2的另一端設置為重疊於第三電極130。
    圖1B是圖1A的A部分的結構放大示意圖。參照圖1B，第一源極S1直接地電性連接第一電極110及第一輔助電極140，第一汲極D1直接地電性連接第二電極120及第二輔助電極150。電流Ia逐漸地流進第一電晶體T1的第一源極S1而成為第一電流I1。當第一電晶體T1導通時，第一源極S1的第一電流I1流經通道層P1產生的通道到第一汲極D1而成為第一電流I1’，其中這些第一電流I1及I1’實質上相等。在此，每一第一電流I1及I1’在導通的第一電晶體T1(亦即導通的第一開關單元SW1)的第一源極S1及第一汲極D1中的第一流動方向是由第一電極110到第二電極120，接著，第一電流I1’逐漸地流進第二電極120及第二輔助電極150。
    由於第一電極110及第一輔助電極140的第一電流Ia逐漸地流進第一源極S1，離第一電極110越近，每一第一輔助電極140的電流密度越高，而離第一電極110越遠，每一第一輔助電極140的電流密度越低。因此，每一第一輔助電極140的寬度W1反比於其與第一電極110的距離，同時第一源極S1根據其與第一電極110距離，逐漸地接收來自於第一輔助電極140的第一電流Ia。因此，每一第一輔助電極140的電流密度會提升。
    同樣地，第一汲極D1的第一電流I1’逐漸地由第一汲極D1流進第二輔助電極150及第二電極120，亦即離第二電極120越近，每一第二輔助電極150的電流密度越高，而離第二電極120越遠，每一第二輔助電極150的電流密度越低。因此，每一第二輔助電極150的寬度W2反比於其與第二電極120的距離，並且第一汲極D1的第一電流I1’根據其與第二電極120距離流進第二輔助電極150。如此一來，每一第二輔助電極150的電流密度可提升。
    相同地，第二汲極D2直接地電性連接第二電極120及第三輔助電極160，第二源極S2直接地電性連接第三電極130及第四輔助電極170。電流Ib逐漸地流進第二電晶體T2的第二汲極D2，而成為第二電流I2。當第二電晶體T2導通時，第二汲極D2的第二電流I2流經通道層P2所產生的通道到第二源極S2且形成第二電流I2’，其中這些第二電流I2及I2’實質上相等。在此，每一第二電流I2及I2’在導通的第二電晶體T2(亦即導通的第二開關單元SW2)的第二源極S2及第二汲極D2中的第二流動方向是由第二電極120到第三電極130，接著，第二電流I2’逐漸地流進第三電極130及第四輔助電極170。
    由於第二電極120及第三輔助電極160的第二電流Ib逐漸地流進第二汲極D2，亦即離第二電極120越近，每一第三輔助電極160的電流密度越高，而離第二電極120越遠，每一第三輔助電極160的電流密度越低。因此，每一第三輔助電極160的寬度W3反比於其與第二電極120的距離，同時第二汲極D2根據其與第二電極120距離逐漸地接收來自於第三輔助電極160的第二電流Ib。因此，每一第三輔助電極160的電流密度會提升。
    同樣地，第二源極S2的第二電流I2’逐漸地流進第四輔助電極170及第三電極130，亦即離第三電極130越近，每一第四輔助電極170的電流密度越高，而離第二電極120月遠，第四輔助電極170的電流密度越低。因此，每一第四輔助電極170的寬度W4反比於其與第三電極130的距離，同時第二源極S2的第二電流I2’根據於其與第三電極130距離逐漸地流進第四輔助電極170。如此一來，每一第四輔助電極170的電流密度會提升。
    圖1C是沿著圖1B的切線AA’的剖面示意圖。參照圖1B及圖1C，在實施例中，每一第一源極S1及第一汲極D1包括金屬層M1及金屬層M2，第一電極110包括金屬層M3，其中金屬層M3為頂金屬層。同樣地，第二電極120及第三電極130可分別包括為頂金屬層的金屬層M3。在此，第一源極S1的金屬層M1及M2與第一電極110的金屬層M3電性連接以使金屬層M1及M2(亦即第一源極S1)可幫助金屬層M3(亦即第一電極110)傳輸電流並且提升第一電極110的電流密度。
    同樣地，第一源極S1可以幫助第一輔助電極140傳輸電流以提升每一第一輔助電極140的電流密度；第一汲極D1可以幫助第二輔助電極150及第二電極120傳輸電流以提升每一第二輔助電極150及第二電極120的電流密度；第二汲極D2可以幫助第三輔助電極160及第二電極120傳輸電流以提升每一第三輔助電極160及第二電極120的電流密度；第二源極S2可以幫助第四輔助電極170及第三電極130傳輸電流以提升每一第四輔助電極170及第三電極130的電流密度。
    綜上所述，本發明實施例的輸出級，其依據輔助電極的電流密度分佈設定輔助電極的寬度變化，藉此使流經輔助電極的電流能最大化，進而使輸出級的驅動能力最佳化。並且，每一開關單元的源極及汲極由一電極延伸至另一電極，藉此電流在開關單元的流動方向是由第一電極到第三電極。如此一來，第一電極、第二電極、第三電極、第一輔助電極、第二輔助電極、第三輔助電極及第四輔助電極的電流密度會提升。第一電極、第二電極及第三電極可為頂端金屬層。
    雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
    100‧‧‧輸出級
    110‧‧‧第一電極
    120‧‧‧第二電極
    130‧‧‧第三電極
    140‧‧‧第一輔助電極
    150‧‧‧第二輔助電極
    160‧‧‧第三輔助電極
    170‧‧‧第四輔助電極
    D1‧‧‧第一汲極
    D2‧‧‧第二汲極
    Ia、Ib、I1、I1’、I2、I2’‧‧‧電流
    M1~M3‧‧‧金屬層
    P1、P2‧‧‧通道層
    S1‧‧‧第一源極
    S2‧‧‧第二源極
    SW1‧‧‧第一開關單元
    SW2‧‧‧第二開關單元
    T1‧‧‧第一電晶體
    T2‧‧‧第二電晶體
    TG‧‧‧接地端
    TO‧‧‧輸出端
    TP‧‧‧電源端
    W1~W4‧‧‧寬度
    圖1A是依據本發明一實施例的輸出級的結構示意圖。
    圖1B是依據本發明一實施例的圖1A的A部分結構的放大示意圖。
    圖1C是依據本發明一實施例的沿著圖1B的切線AA’的剖面示意圖。
    100‧‧‧輸出級
    110‧‧‧第一電極
    120‧‧‧第二電極
    130‧‧‧第三電極
    140‧‧‧第一輔助電極
    150‧‧‧第二輔助電極
    160‧‧‧第三輔助電極
    170‧‧‧第四輔助電極
    D1‧‧‧第一汲極
    D2‧‧‧第二汲極
    Ia、Ib‧‧‧電流
    P1、P2‧‧‧通道層
    S1‧‧‧第一源極
    S2‧‧‧第二源極
    SW1‧‧‧第一開關單元
    SW2‧‧‧第二開關單元
    T1‧‧‧第一電晶體
    T2‧‧‧第二電晶體
    TG‧‧‧接地端
    TO‧‧‧輸出端
    TP‧‧‧電源端
    W1~W4‧‧‧寬度
    权利要求:
    Claims (11)
    [1] 一種輸出級的結構，包括：一第一電極；一第二電極；一第三電極；多個第一輔助電極，配置於該第一電極及該第二電極之間，並且連接該第一電極，其中每一該些第一輔助電極的寬度反比於其與該第一電極的距離；多個第二輔助電極，配置於該第一電極及該第二電極之間，並且連接該第二電極，其中每一該些第二輔助電極的寬度反比於其與該第二電極的距離；多個第三輔助電極，配置於該第二電極及該第三電極之間，並且連接該第二電極，其中每一該些第三輔助電極的寬度反比於其與該第二電極的距離；多個第四輔助電極，配置於該第二電極及該第三電極之間，並且連接該第三電極，其中每一該些第四輔助電極的寬度反比於其與該第三電極的距離；一第一開關單元，其中該些第一輔助電極及該些第二輔助電極分別透過導通的該第一開關單元而彼此電性連接，此時，其中多個第一電流流經導通的該第一開關單元，而該些第一電流在導通的該第一開關單元中的一第一流動方向是由該第一電極到該第二電極；以及一第二開關單元，其中該些第三輔助電極及該些第四輔助電極分別透過導通的該第二開關單元而彼此電性連接，此時，其中多個第二電流流經導通的該第二開關單元，而該些第二電流在導通的該第二開關單元的一第二流動方向是由該第二電極到該第三電極。
    [2] 如申請專利範圍第1項所述之輸出級結構，其中該些第一輔助電極、該些第二輔助電極、該些第三輔助電極及該些第四輔助電極的形狀分別為一梯形。
    [3] 如申請專利範圍第1項所述之輸出級結構，其中該第一電極、該第二電極及該第三電極依序配置於一電源端與一接地端之間。
    [4] 如申請專利範圍第3項所述之輸出級結構，其中該第一電極電性連接該電源端，該第二電極電性連接一輸出端，並且該第三電極電性連接該接地端。
    [5] 如申請專利範圍第1項所述之輸出級結構，其中該第一開關單元包括至少一PMOS型電晶體。
    [6] 如申請專利範圍第5項所述之輸出級結構，其中每一該些PMOS型電晶體包括多個第一源極及多個第一汲極，並且該些第一源極及該些第一汲極由該第一電極延伸至該第二電極。
    [7] 如申請專利範圍第6項所述之輸出級結構，其中該些第一源極及該些第一汲極交錯排列。
    [8] 如申請專利範圍第1項所述之輸出級結構，其中該第二開關單元包括至少一NMOS型電晶體。
    [9] 如申請專利範圍第8項所述之輸出級結構，其中每一該些NMOS型電晶體包括多個第二源極及多個第二汲極，並且該些第二源極及該些第二汲極由該第二電極延伸至該第三電極。
    [10] 如申請專利範圍第9項所述之輸出級結構，其中該些第二源極及該些第二汲極交錯排列。
    [11] 如申請專利範圍第1項所述之輸出級結構，其中該第一電極、該第二電極及該第三電極分別為一頂端金屬層。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI474150B|2015-02-21|基準電壓電路及電子機器
    US20160336442A1|2016-11-17|Integrated high side gate driver structure and circuit for driving high side power transistors
    JP5556726B2|2014-07-23|スイッチング回路
    US7872459B2|2011-01-18|Semiconductor integrated circuit device and regulator using it
    JP2016507909A|2016-03-10|高密度用ローカルインターコネクト構造
    TWI695579B|2020-06-01|功率放大電路
    JP2009295855A|2009-12-17|集積回路
    US10090829B2|2018-10-02|Semiconductor integrated circuit device
    JP2011233945A|2011-11-17|デカップリング回路及び半導体集積回路
    JP2015042079A|2015-03-02|ダイオード回路およびｄｃ−ｄｃコンバータ
    TW201039552A|2010-11-01|A low noise cascode amplifier
    TWI458069B|2014-10-21|輸出級的結構
    CN102484098B|2014-07-16|半导体装置及半导体装置供电方法
    JP2007242671A|2007-09-20|半導体集積回路
    US8847407B2|2014-09-30|Structure of output stage
    JP6610114B2|2019-11-27|半導体装置および半導体装置の製造方法
    TW201737460A|2017-10-16|多通道暫態電壓抑制器
    US7388434B2|2008-06-17|BTL amplifier
    TWI473420B|2015-02-11|輸出級的結構
    JP2008210995A|2008-09-11|半導体装置
    JP2007127992A|2007-05-24|駆動用ｉｃ及び表示装置
    US9374035B2|2016-06-21|Oscillator with differential structure
    JP2007048788A|2007-02-22|半導体装置
    JP5332112B2|2013-11-06|高耐圧横型ｍｏｓｆｅｔ
    US8907454B2|2014-12-09|Transistor with heat sink joined to only part of one electrode
    同族专利:
    公开号 | 公开日
    US8350340B1|2013-01-08|
    TWI458069B|2014-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI288478B|2004-08-26|2007-10-11|Realtek Semiconductor Corp|High voltage tolerance output stage|
    US7968952B2|2006-12-29|2011-06-28|Intel Corporation|Stressed barrier plug slot contact structure for transistor performance enhancement|
    JP5410082B2|2008-12-12|2014-02-05|ルネサスエレクトロニクス株式会社|半導体集積回路装置|
    US8217464B2|2010-08-06|2012-07-10|Altera Corporation|N-well/P-well strap structures|
    法律状态:
    2014-10-21| GD4A| Issue of patent certificate for granted invention patent|
    优先权:
    申请号 | 申请日 | 专利标题
    US13/204,069|US8350340B1|2011-08-05|2011-08-05|Structure of output stage|
    [返回顶部]